智能制造網(wǎng)APP
智能制造網(wǎng)手機站
智能制造網(wǎng)小程序
智能制造網(wǎng)官微
智能制造網(wǎng)服務(wù)號
智能控制
機器人
儀器儀表
物聯(lián)網(wǎng)
3D打印
工業(yè)軟件
回放
回放
品牌
明基環(huán)保
近期三星電子宣布, 基于3納米(nm)全環(huán)繞柵極(Gate-All-AroundT,簡稱 GAA)制程工藝節(jié)點的芯片已經(jīng)開始初步生產(chǎn)。而另外一邊的臺積電的3nm(N3)官方量產(chǎn)時間預(yù)計是在2022年下半年。這樣看起來三星似乎在3nm這個工藝節(jié)點上超過了臺積電，那么三星的3nm技術(shù)真的超過了臺積電嗎？
在一些人眼中看來，半導(dǎo)體工藝名稱中的數(shù)字越小，工藝就越好。由此他們認為三星首發(fā)3nm工藝是在半導(dǎo)體制造技術(shù)上超過了臺積電，但這種看法其實并不正確。
首先半導(dǎo)體工藝名稱中的數(shù)字越小往往代表著晶體管尺寸小(晶體管密度高)在芯片面積相同的情況下，晶體管尺寸越小就意味著芯片中可以塞下更多的晶體管。而晶體管數(shù)量越多就可以讓芯片具備更多的功能或者更強的性能。
這里可能有人會誤解，如果按照這個邏輯不就是“工藝名稱中的數(shù)字越小，工藝就越好”。但是這里面有一個特殊情況在于，近幾年的工藝(例如7nm、5nm)，每個晶圓廠對于工藝的命名都是“各吹各的號，各唱各的調(diào)”，沒有統(tǒng)一的業(yè)界標(biāo)準(zhǔn)。
我們用手機的命名方式舉個例子：
蘋果的手機命名方式是逐代+1，就比如蘋果在2021年發(fā)布了iPhone13，那么下一代iPhone很可能就叫iPhone14，再下一代則為iPhone15。
而華為p系列手機的命名方式是逐代+10，比如2018年發(fā)布的華為P20、2019年發(fā)布的華為P30、2020年發(fā)布的華為p40、還有之后的華為p50。
一般來說新款手機相較老款手機肯定會提供更多的功能和更強大的性能，所以對于iPhone系列手機則可以認為：在性能上iPhone15>iPhone14>iPhone13。對于華為手機根據(jù)一般經(jīng)驗也可以認為p30比p20強。
那么這時候我們能否根據(jù)“20>13”,所以得出結(jié)論“2018年發(fā)布的華為P20性能比iPhone13強”呢？這樣的結(jié)論顯然是荒唐的。由于手機廠商命名的方式不同，不同品牌的手機根據(jù)“手機名稱”進行對比是沒有意義的。
而對于半導(dǎo)體行業(yè)，也有著類似的問題。由于工藝的命名沒有統(tǒng)一的業(yè)界標(biāo)準(zhǔn)，時常會給一些外界人士帶來誤解。就比如三星發(fā)布了3nm工藝，說3nm工藝在很多方面強于5nm工藝。而臺積電這邊量產(chǎn)的是5nm，所以很多人據(jù)此誤解三星超過了臺積電。
實際上三星所想表述的應(yīng)該是：三星的3nm工藝在很多方面強于三星的5nm工藝。至于是否強于臺積電的5nm工藝，他沒說。
晶體管密度與工藝命名注水
對于了解半導(dǎo)體行業(yè)的朋友來說，摩爾定律應(yīng)該是比較熟悉了。摩爾定律是英特爾創(chuàng)始人之一戈登·摩爾的經(jīng)驗之談，他發(fā)現(xiàn)每隔18-24個月，芯片上晶體管數(shù)目就增加一倍。
如果按照摩爾定律對工藝命名的話，那么就是每一代新工藝相較舊工藝晶體管密度翻倍。就比如說10nm工藝晶體管密度理應(yīng)是14nm工藝的2倍，7nm工藝晶體管密度理應(yīng)是10nm工藝的2倍。
這種命名方式在22nm之前還是有效的，但是到了近幾年晶體管密度翻倍變得非常困難，所以各家開始以自己的方式命名半導(dǎo)體工藝。也就是說晶體管密度有所提升就可以命名為下一代半導(dǎo)體工藝。
比如三星在描述自家第一代3nm工藝時就說“與5納米(nm)工藝相比，第一代3納米(nm)工藝可以使功耗降低45%，性能提升23%，芯片面積減少16%”。芯片面積只減少16%顯然不是一個晶體管密度翻倍的數(shù)據(jù)。
這樣“有提升就可以按下一代工藝命名”的方式使得不同廠商之間同樣名稱的工藝差異巨大。
三星與臺積電
既然晶體管密度與工藝名稱在一定程度上相關(guān)，那么我們就可以依靠“晶體管密度”這個關(guān)鍵參數(shù)針對不同廠商之間的工藝進行非常粗略的對比。(同一工藝往往具備多個庫，按密度最高的計算)
根據(jù)ScottenJones(ICKnowledge，viaSemiwiki)和DavidSchor(WikiChipFuse)的數(shù)據(jù)我們可以得知三星5nm工藝(5LPE)的晶體管密度大約為126.5，臺積電5nm工藝(N5)的晶體管密度大約為173.1。
在三星的官方宣傳中提到“與5納米(nm)工藝相比，第一代3納米(nm)工藝可以使功耗降低45%，性能提升23%，芯片面積減少16%；而第二代3納米(nm)工藝則使功耗降低50%，性能提升30%，芯片面積減少 35%。”據(jù)此我們可以計算出三星第一代3nm工藝(3GAE)晶體管密度大約為150.6，三星第二代3nm工藝(3GAP)晶體管密度大約為194.6。
而在臺積電的官方宣傳中提到“相較于N5制程技術(shù)，N3制程技術(shù)的邏輯密度將增加約70%，在相同功耗下速度提升10-15%，或者在相同速度下功耗降低25-30%。” 據(jù)此我們可以計算出臺積電3nm工藝(N3)晶體管密度大約為294.3。
綜上所述，如果單從晶體管密度的角度來看，臺積電的5nm工藝是明顯強于三星的第一代3nm工藝，而三星的第二代3nm工藝才開始真正超過了臺積電的5nm工藝。而臺積電預(yù)計今年出產(chǎn)的3nm工藝的晶體管密度則大幅超過了三星第二代3nm工藝。
結(jié)語
1.三星雖然宣稱基于3nm工藝的芯片已經(jīng)開始初步生產(chǎn)，但是并未公布首批出貨的3nm芯片的客戶名單。如果本次出貨的芯片采用的是三星第一代3nm工藝(3GAE)，那么三星在工藝進展上其實是不如臺積電的。畢竟臺積電那邊晶體管密度更高的5nm工藝早已出貨，而且還有蘋果、AMD等大客戶的支持。
2.三星的3nm采用的是GAA結(jié)構(gòu)，而臺積電的3nm采用的是FinFET。新結(jié)構(gòu)往往能帶來性能、功耗方面的優(yōu)勢，但往往第一次使用新結(jié)構(gòu)的工藝在一些參數(shù)上表現(xiàn)不會很好。對于三星而言就是第一代3nm工藝(3GAE)晶體管密度較低，但在PPA(Performance性能、Power功耗、Area尺寸)方面應(yīng)該是可以超過臺積電5nm工藝。而到了第二代3nm工藝，這些方面就會有所改善。
對于臺積電而言，使用更加熟悉的FinFET結(jié)構(gòu)雖然不用承受這些問題，但FinFET結(jié)構(gòu)在晶體管密度方面快要走向極限了。如果堅持FinFET結(jié)構(gòu)，越往后走研發(fā)過程就會越難。臺積電如果要維持當(dāng)前的晶體管密度設(shè)計，由于研發(fā)困難很有可能會出現(xiàn)延期的情況，或者他會推出一個晶體管密度稍低的工藝版本。
3.三星能否超過臺積電還是要看大客戶的站隊情況。如果說在臺積電3nm工藝量產(chǎn)前，三星第二代3nm工藝(3GAP)有大客戶使用的話，那么三星就真的超過了臺積電。
原標(biāo)題：三星3nm技術(shù)真的超過了臺積電嗎
浙公網(wǎng)安備 33010602000006號
智能制造網(wǎng)APP
智能制造網(wǎng)小程序
微信公眾號
